文档介绍
| 随着光互联技术的发展和“光进铜退”的趋势，接入网已经开始采用无源光网络的构架。其中10G-EPON因为其兼容性好、速率高、传输距离远、成本低、可靠性高等特点，是下一代光纤接入网中最热门的解决方案之一。SerDes作为光纤通信系统的物理层，主要完成对光纤中传输的数据进行并行化处理和解串的功能，对整个系统的性能有很大影响。锁相环是SerDes中的重要模块，主要作用是产生片内高速时钟，将低速并行数据串化为高速串行数据，同时也可以为接收链路中的时钟数据恢复电路提供参考时钟。近年来，SerDes的迅猛发展给其关键模块锁相环的设计带来许多挑战：系统对高速率的需求要求锁相环能工作在很高的频率下；系统对低误码率的要求也对锁相环的输出抖动给出了严格的限制；单芯片集成解决方案的流行要求锁相环能在满足系统指标的情况下兼容标准CMOS工艺。本文的设计目标为：基于标准的SMIC0.13μm MS/RF1P8M CMOS工艺，设计一款符合802.3av物理层协议并且可以完全集成的锁相环。 |
