600MHzCMOS锁相环频率综合器设计

600MHzCMOS锁相环频率综合器设计

(0个评分)

文集编号: 2015052108835

文档介绍

采用 0. 6μ mCMOS工艺, 设计完成600M Hz锁相环型频率综合器。 以电荷泵型锁相环的线性数学模型为理论依据, 依次设计鉴频鉴相器, 电荷泵, 环路滤波器, 电流饥饿型压控振荡器, 分频器等模块电路仿真结果表, 整个系统锁定所需时间为 1μ s, 稳定输出频率 640M Hz验证了在普通 CM OS 工艺条件下, 可以设计出性能稳, 工作频率较高的频率综合器

贡献者

樊晓瑞新来的

分享文档85 联系TA