扫一扫,随时随地
文集编号: 2015052508840
采用 0. 6μ m CMOS工艺, 设计完成600MHz锁相环型频率综合器。 以电荷泵型锁相环的线性数学模型为理论依据, 依次设计鉴频鉴相器, 电荷泵, 环路滤波器, 电流饥饿型压控振荡器, 分频器等模块电路。仿真结果表明, 整个系统锁定所需时间为 1μ s, 稳定输出频率 640M Hz。验证了在普通 CMOS工艺条件下, 可以设计出性能稳定, 工作频率较高的频率综合器。
樊晓瑞新来的