• 文档列表 (15)
名称
格式/大小
快速操作
无晶振快速锁定锁相环设计_耿晓勇

锁相环(Phase-Locked Loop, PLL)是一种使输入参考信号与输出信号在相位和频率完全一致的同步电路。随着电子技术的突飞猛进,集成CMOS锁相环得到了大量的应用。从消

文档标签: 无晶振快速锁定

文件格式:RAR

锁相环中单粒子效应机理研究_高园林

航天电子设备由于暴露在辐射环境下,容易遭受辐射的影响,引发各类辐射效应,导致设备故障甚至损毁。辐射环境下,高能粒子入射集成电路时引发的单粒子效应,是一种较为严重的辐射效应。早期的单

文档标签: 锁相环单粒子效应

文件格式:RAR

自偏置锁相环的设计与实现_谢连波

锁相环(PLL)广泛应用于数字集成电路的时钟发生器,无线通信系统的频率合成器和数据时钟恢复电路中,因此高性能的PLL的研究及其应用一直是集成电路设计领域的一个热点。本课题研究的自偏

文档标签: 自偏置锁相环

文件格式:RAR

10GSerDes中高速锁相环的设计与研究

随着光互联技术的发展和“光进铜退”的趋势,接入网已经开始采用无源光网络的构架。其中10G-EPON因为其兼容性好、速率高、传输距离远、成本低、可靠性高等特点,是下一代光纤接

文件格式:RAR

频率合成器中延时线锁频环的研究与实现_杜敏

随着当今电子技术的迅速发展,系统对频率源的要求也越来越高,一个高质量的频率源包括低相噪、高分辨率、宽频带、低的频率跳变时间、易于集成以及高稳定性等特征。高纯源已成为了当今研究的热门

文件格式:RAR

一种通信用低噪声低噪声电荷泵锁相环的研究与设计_...

电荷泵锁相环(CPPLL)是集成电路设计及应用中地位突出的电路之一,它可以跟踪一个参考时钟信号的脉冲及相位变化,对频率大小进行综合或者倍频,然后输出一定频率及相位信号的闭环控制系统

文件格式:RAR

2.4GHz频率综合器中低杂散锁相环的设计

在带电荷泵的锁相环频率综合器中, 设计低杂散锁相环的关键是减少鉴频鉴相器和电荷泵的非理想特性以及提高压控振荡器的性能。采用TSMC 0.18μm CMOS工艺, 设计了一

文件格式:PDF

6.5GHz锁相环单片集成电路设计

设计了一个锁相环频率合成器芯片, 该芯片可用在无线接收系统的发射上变频和下变频中实现本振功能。该芯片通过外接滤波器和压控振荡器, 构成完整的锁相环频率合成器。芯片的结构包括低相噪数

文件格式:PDF

600MHzCMOS锁相环频率综合器设计

采用 0. 6μ m CMOS工艺, 设计完成600MHz锁相环型频率综合器。 以电荷泵型锁相环的线性数学模型为理论依据, 依次设计鉴频鉴相器, 电荷泵, 环路滤波器, 电流饥饿型

文件格式:PDF

600MHzCMOS锁相环频率综合器设计

采用 0. 6μ mCMOS工艺, 设计完成600M Hz锁相环型频率综合器。 以电荷泵型锁相环的线性数学模型为理论依据, 依次设计鉴频鉴相器, 电荷泵, 环路滤波器,

文件格式:PDF

5GHz压控振荡器及预分频器的设计与研究

无线通信技术的迅猛发展以及CMOS工艺的进步推动了全集成射频收发机的研究与开发,其中高性能的频率合成器是决定整个射频电路性能的关键。论文介绍了基于电荷泵型锁相环的频率合成器

文件格式:RAR

CMOS宽带分数分频频率综合器的研究与设计

随着超宽带和软件无线电技术在无线通讯领域的深入发展,其要求的宽频带、快响应、低功耗及可编程等特性对射频前端频率综合器的设计提出了更高的要求。本文围绕∑△A分数分频锁相环型频

文件格式:RAR

8通道14位60MHz电流舵型D/A转换器

以电流舵型D/A转换器为核心, 设计了一个8通道14位60MHzdD/A 转换器。采用三段电流源(5+4+5) 结构的核心D/A 转换器单元, 有效地

文件格式:PDF

用于高速流水线ADC的快速锁定低抖动时钟占空比电路

目前流水线模数转换器凭借其特有的优势在高速高精度领域中得到了广泛应用。然而随着转换位数的增加以及输入信号频率的提高,时钟信号的抖动特性和占空比性能对模数转换器的静态与动态性能的影响

文件格式:RAR

DVI接收端模拟部分电路研究与实现

1999年,DDWG工作小组发布了数字视频接口标准DVI1.0标准,DVI技术的出现,革新了整个视频接口技术和市场。DVI作为一种优秀的视频接口技术,一经提出,就迅速得到世

文件格式:RAR

显示 1~15项 共 15个文档